forum.acorn.de

Hier stand Quark, was hier nichts verloren hat

[quote="Artchi"]

...
Genau das gleiche mit den Scene-Demos. Mir fallen nur zwei Archimedes-Demos ein, die sowhl von der Technik als auch Design super ware.

...

[/quote]

Xperience und welches noch ??? Sondiere gerade ein paar Szenedemos aber da gibts viele, die mich technisch und vom Design her nicht überzeugen.

Xperience ist aber ne Granate

[quote="RetroGen"][quote="Artchi"]

...
Genau das gleiche mit den Scene-Demos. Mir fallen nur zwei Archimedes-Demos ein, die sowhl von der Technik als auch Design super ware.

...

[/quote]

Xperience und welches noch ??? Sondiere gerade ein paar Szenedemos aber da gibts viele, die mich technisch und vom Design her nicht überzeugen.

Xperience ist aber ne Granate [/quote]

Ich favorisiere immer noch das Transmortal Demo. Sauberes Design, gut geklaute Musik, und vor allem durchgängig, nicht die übliche sinnlose Aneinanderreihung technisch ausgefuchster Programmierung.

Gruß,
Steffen

[quote="Artchi"]@RetroGen!
Allerdings ist die CPU des ARM250 kein ARM2 sondern ein ARM3 ohne Cache und ohne FPA-Interface. Denn der ARM250 hat einen ARM3-Swap-Befehl, den der ARM2 nicht hat.
Aber da bist du nicht der einzige, der den Fehler macht. [/quote]

So ich habe noch einmal nachgeschaut und dieses Dokument gefunden:

http://www.home.marutan.net/arcemdocs/ARM250.pdf

Hier wird vom ARM2aS gesprochen bzw. geschrieben. Na was denn nun ?

Dann habe ich noch das gefunden:

"Single Data Swap (ARM 3 and later including ARM 2aS)

xxxx0001 0B00nnnn dddd0000 1001mmmm

Typical Assembler Syntax:

SWP Rd, Rm, [Rn]

These instructions load a word of memory (address given by register Rn) to a register Rd and store the contents of register Rm to the same address. Rm and Rd may be the same register, in which case the contents of this register and of the memory location are swapped. The load and store operations are locked together by setting the LOCK pin high during the operation to indicate to the memory manager that they should be allowed to complete without interruption.

If the B bit is set, then a byte of memory is transferred, otherwise a word is transferred.

None of Rd, Rn, and Rm may be R15.

This instruction takes 1S + 2N + 1I cycles to execute. "

quelle: http://www.wss.co.uk/pinknoise/ARMinstrs/ARMinstrs.html

Also ich gehe mal stark davon aus, daß es wirklich ein ARM2aS ist.

http://www.heyrick.co.uk/assembler/proctype.html

Wußt' ich auch noch nicht. Hätte auch auf ARM2 in neuem Gewand getippt, nicht auf ARM3 ohne Cache.

[quote="naitsabes"]http://www.heyrick.co.uk/assembler/proctype.html

Wußt' ich auch noch nicht. Hätte auch auf ARM2 in neuem Gewand getippt, nicht auf ARM3 ohne Cache.
[/quote]

Hey gut, daß Du das noch einmal geschrieben hast. Habe gerade erst geschnallt,das der ARM3 und der Kern im ARM250tg ein "v2as Design" ist

Gruß